Pētījuma projekta īstenošanas aktualitātes

img_2917

Asinhronās iekārtas piesaista arvien lielāku interesi, jo asinhronas shēmas ir ļoti stabilas. Tas nozīmē, ka projektēšana spēj pielāgoties pie ražošanas procesa dažādiem parametriem, loģisko elementu un vadu aizturēm, temperatūras izmaiņām, troksnim utt. Tiek garantēta pareiza uzvedība, bet ātrdarbība mainās adaptīvi. Asinhronās shēmas ātrums ir lielāks par sinhrono shēmu. Tās pārslēgšanas darbība un enerģijas patēriņš ir zemāks. Mūsdienu projektēšanas bāze ir pārkonfigurējama vide, kura sastāv no programmējamiem moduļiem (pārlūktabulām) un programmējamiem starp moduļu vadiem. Katrs modulis var realizēt jebkuru funkciju ar dotajiem ievadu skaitiem.

Arī Ventspils Augstskolā Inženierzinātņu institūtā “Ventspils Starptautiskais radioastronomijas centrs” (VSRC) pētījumu projektā “Asinhronās loģiskās shēmas: metodes un programmatūras rīki projektēšanai pārkonfigurējamā vidē” tiks izskatītas elektroniskās loģiskās shēmas, kuras uzvedība var būt aprakstīta ar binārām (buļa) funkcijām.

Jebkura tāda shēma var funkcionēt vienā no diviem režīmiem: sinhronajā vai asinhronajā režīmā. Sinhronajā režīmā ievadsignāli mainās uzdota laika intervāla ietvaros, bet izvadsignāli jaunus lielumus var izlasīt tikai pēc īpaša signāla (sinhrosignāla) izmaiņas. Sinhronā režīmā realizācija samazina shēmu ātrdarbību: sakarā ar to, ka aizkaves reālie lielumi nav zināmi, laika intervāls, pēc kura shēma sasniegs stabilitāti, tiks aprēķināts, balstoties uz vissliktāko gadījumu, tas ir, aizkaves maksimālus lielumus. Tā kā reālās aizkaves var būt zemāk, shēma sasniedz stabilitāti ātrāk, nekā aprēķināts un paliks stabilajā stāvoklī līdz momentam, kad sinhrosignāls atļaus izlasīt izvadsignālu jauno lielumu. Asinhronās shēmas strādā bez sinhronsignāla, tas nozīmē, ka izvadsignālu jaunus lielumus drīkst izlasīt jebkurā momentā. Tādējādi, asinhronas shēmas jāprojektē bez sacensībām, lai novērstu nestabilitāti. Bez tām asinhronās shēmas pārslēgšanas aktivitāte ir zemāka, kā rezultāta patērētā jauda samazinājās.

Projekta mērķis ir metožu un programmatūru izstrādāšana asinhrono shēmu projektēšanai pārkonfigurējamajā vidē, kura sastāv no programmējamiem moduļiem (pārlūktabulām) un programmējamiem starpmoduļu vadiem. Katrs modulis var realizēt jebkuru funkciju ar dotajiem ievadu skaitiem.

Vairākās publikācijās projektēšanas pieeja balstās uz specifisko pārkonfigurējamo arhitektūru izstrādāšanu, kas savilks potenciālo lietotāju loku. Projektā piedāvātā projektēšanas metodoloģija balstās uz esošiem komerciāliem moduļiem, piemēram, XILINX, ALTERA un citiem.

Mūsdienu shēmu projektēšanas metodoloģija (kura tika pieņemta arī projektā) balstās uz iteratīvo posmsecīgo shēmu aprakstu transformāciju, sākot no shēmas sākuma (augstā līmeņa) apraksta un beidzot ar elektronisko moduļu savienojumu aprakstu pārkonfigurējamajā vidē. Metodoloģija nodrošina optimālu projektēšanu pēc uzdotajiem kritērijiem (sacensību neesība, ātrdarbība, sarežģītība un citi). Darbības iekļauj modeļa izstrādāšanu, metožu un programmatūras izstrādāšanu shēmu dekompozīcijai, minimizācijai, signalizācijai, kartēšanai un maršrutēšanai pārkonfigurējamajā vidē, projektēšanas efektivitātes vērtēšanu. Esam pašā sākuma stadijā, lielākie atklājumi vēl tikai būs.

Projekts tiks realizēts ERAF Darbības programmas “Izaugsme un nodarbinātība” 1.1.1. specifiskā atbalsta mērķa “Palielināt Latvijas zinātnisko institūciju pētniecisko un inovatīvo kapacitāti un spēju piesaistīt ārējo finansējumu, ieguldot cilvēkresursos un infrastruktūrā” 1.1.1.1. pasākuma “Praktiskas ievirzes pētījumi” ietvaros. Projekts tiks realizēts 36 mēnešus, līdz pat 2020.gada 29.februārim. Projekta “Asinhronās loģiskās shēmas: metodes un programmatūras rīki projektēšanai pārkonfigurējamā vidē”, Nr. 1.1.1.1/16/A/234, finansējums sastāda 287 891,90EUR.

Kontakti:

Igors Lemberskis, projekta zinātniskais vadītājs – vadošais pētnieks,

e-pasts: igors.lemberskis@venta.lv

13.07.2017.